

TECHNOLOGY INNOVATION

오로스테크놀로지



Investor Relations


2025년 11월

AUROS Technology

AUROS Technology



CONTENTS



TECHNOLOGY INNOVATION
오로스테크놀로지



- 1. 회사 개요 및 산업**
- 2. 회사 연혁 및 실적**
- 3. 조직도**
- 4. Overlay (Front End)**
- 5. 경영전략**
- 6. R&D (Thinfilm & Back End)**
- 7. R&D 성과 (Back End)**

Disclaimer

본 자료는 투자자들을 대상으로 실시되는 Presentation에서의 정보제공을 목적으로 (주)오로스테크놀로지(이하 “회사”)에 의해 작성되었으며 이의 반출, 복사 또는 타인에 대한 재배포는 금지됨을 알려드리는 바입니다.

본 Presentation에의 참석은 위와 같은 제한 사항의 준수에 대한 동의로 간주될 것이며, 제한 사항에 대한 위반은 관련 증권거래 법률에 대한 위반에 해당 될 수 있음을 유념해주시기 바랍니다.

본 자료에 포함된 회사의 경영실적 및 재무성과와 관련된 모든 정보는 기업회계기준에 따라 작성되었습니다. 본 자료에 포함된 “예측정보”는 개별 확인 절차를 거치지 않은 정보들입니다. 이는 과거가 아닌 미래의 사건과 관계된 사항으로 회사의 향후 예상되는 경영현황 및 재무실적을 의미하고, 표현상으로는 ‘예상’, ‘전망’, ‘계획’, ‘기대’, '(E)' 등과 같은 단어를 포함합니다. 위 “예측정보”는 향후 경영환경의 변화 등에 따라 영향을 받으며, 본질적으로 불확실성을 내포하고 있는 바, 이러한 불확실성으로 인하여 실제 미래 실적은 “예측정보”에 기재되거나 암시된 내용과 중대한 차이가 발생할 수 있습니다. 또한, 향후 전망은 Presentation 실시일 현재를 기준으로 작성된 것이며 현재 시장상황과 회사의 경영방향 등을 고려한 것으로 향후 시장환경의 변화와 전략수정 등에 따라 변경될 수 있으며, 개별의 고지 없이 변경될 수 있음을 양지하시기 바랍니다.

본 자료의 활용으로 인해 발생하는 손실에 대하여 회사 및 각 계열사, 자문역 또는 Representative들은 그 어떠한 책임도 부담하지 않음을 알려드립니다. (과실 및 기타의 경우 포함) 본 문서는 주식의 매매 및 투자를 위한 권유를 구성하지 아니하며 문서의 그 어느 부분도 관련 계약 및 약정 또는 투자 결정을 위한 기초 또는 근거가 될 수 없음을 알려드립니다.

1. 회사 개요 및 산업



회사 개요


- 법인명 : (주)오로스테크놀로지
- 대표이사 : 이준우, 최성원
- 임직원수 : 국내 203명 / 해외 19명
- 업종 : 반도체 계측 및 검사 장비업 (Metrology & Inspection)
- 주요 제품 : Overlay (Front & Back End) 외
- 주요 개발 제품 : Thinfilm (Front) & Back End 외
- 홈페이지 : <http://www.aurostech.com>
- 본사 및 연구소 : 경기 화성시 동탄산단6길 15-23 (Overlay 외)
- 연구소2 : 경기 화성시 동탄첨단산업1로27 IX타워 A동 3층 (Thinfilm)
- 국내지점 : 이천(1), 청주(1), 평택(1)
- 해외법인 및 지점 : 미국법인(1), 중국법인(2), 싱가폴법인(1) 및 일본지점(1)
- 최대주주 : FST(33.5%)

주요 임직원 현황

성명	직책	주요경력
이준우	CEO	부산대 물리학과 나노메트릭스코리아(주) 기술연구소 수석연구원 (주)오로스테크놀로지 대표이사
최성원	CEO	University of California, Los Angeles 기계공학 박사 삼성전자 반도체 연구소, 수석연구원 세계최초 EUV AP 양산 Project 총괄리더 (주)에프에스티 부사장 (주)오로스테크놀로지 대표이사
최용근	고문	고려대학교 물리학과 (주)SK하이닉스 제조공정그룹 상무 (주)에프에스티 부사장 (주)오로스테크놀로지 고문
유재만	CFO	경희대학교 MBA (주)에프에스티 재무부문 이사 (주)오로스테크놀로지 전무이사
신장호	IR (발표자)	아주대 경영대학원 경영학과 회계학 (주)LS그룹, (주)원익그룹 재경팀 (주)오로스테크놀로지 IR팀장

MI Industry Summary

Metrology & Inspection
Lithography Metrology
Thin Film Metrology
Wafer Insp/Defect



Global MI 전문 기업을 위한 개요 및 산업 Summary


2. 회사 연혁 및 실적



회사 연혁



매출액



"The goal is Global MI Cor"

(단위 : 억원)

"MI는 압도적 고부가가치 산업"

Symbol	Revenue TTM	Profit Margin	EBIT Margin	EBITDA Margin	FCF Margin	Return on Equity
ASML	27.26B	51.44%	30.66%	33.59%	0.29%	48.57%
AMAT	26.50B	47.18%	28.87%	30.58%	17.28%	45.19%
LRCX	14.91B	47.61%	29.02%	31.43%	23.48%	45.71%
TOELF	12.39B	46.74%	27.06%	29.82%	14.30%	25.71%
KLAC	9.81B	59.97%	37.03%	41.12%	22.22%	87.85%
ATEYY	3.26B	51.91%	18.83%	24.02%	5.03%	18.31%
ASMIY	2.79B	49.53%	24.86%	29.10%	9.81%	17.12%
TER	2.70B	57.06%	19.00%	23.23%	15.98%	19.19%
DSCSY	2.09B	68.72%	40.98%	45.08%	22.77%	25.54%
UCTT	1.87B	16.40%	2.94%	6.68%	3.42%	-0.02%
ASMVF	1.71B	39.51%	4.70%	8.36%	11.72%	2.58%
ACLS	1.11B	44.63%	23.40%	24.19%	12.50%	28.52%
KLIC	727.23M	38.08%	-4.30%	-0.44%	5.51%	-5.39%
ACMR	693.56M	49.53%	17.21%	18.48%	-11.43%	11.75%
BESIY	621.79M	65.48%	34.25%	35.73%	16.70%	40.81%

Global MI 전문 기업을 위한 History & 산업군 Margin(고부가가치)

3. 조직도



MI Industry Summary

[2024년 06월 30일 현재]

Metrology & Inspection
Lithography Metrology
Thin Film Metrology
Wafer Insp/Defect

Front End (SEMI)
Back End (SEMI)
PCB

CEO

Overlay 사업부

경영지원본부

인사/전산
Group

OVL개발본부

S/W개발 Group

H/W개발 Group

선행연구 Group

PKG개발본부

Solution Group

Technical본부

TCS Group

Advanced Tech
Group

Business본부

Technical
Director

Technical Sales
Group

Marketing
Group

A Lab 사업부

M&A Group

S/W개발 Group

H/W개발 Group

DA Group

Application Group

AUROS Technology


Global MI 전문 기업으로 거듭나기 위한 조직도

4. Overlay (Front End)



고난도의 노광 공정에 대한 모니터링과 제어

반도체 前공정 Process



Overlay?

반도체 제조공정상 웨이퍼 표면에 여러 회로패턴들의 적층 시
회로 패턴간의 수직병행 정렬도(혹은 오정렬) 제어


- ① 수직적층 정렬도 측정 대상인 Overlay Target 측정
- ② 노광장비의 기계적 변화 및 옵티마이제이션에 제어 가능한 오류 모델링
- ③ 모델링 된 오류를 FA(Fab, Automation)를 통해 노광장비 보정
- ④ 필요시 재작업 지시

수율 개선에 직접적인 영향

불필요한 제조 비용 투입 예방

높은 기술 장벽으로 인해 노광 공정 계측 국산화율 전무

반도체 前공정 국산화율



Stacks are higher



- High-aspect-ratio etch
- CD profile and uniformity, tilt, shift control

Structures are more complex



- Time to solution
- Process coverage
- Loading effect

Critical dimensions are smaller




- Error budget is tighter
- Local variation control
- Key parameters may be buried

Global MI 전문 기업으로 거듭나기 위한 주력 Overlay


4. Overlay (Front End)



기술 발전에 맞춘 주기적인 신제품 출시를 통한 시장 선도



공정 미세화 및 신규 Fab 증설로 인한 장비 수요 증가



Global MI 전문 기업으로 거듭나기 위한 Overlay R&D 진행 중



고객사와의 협력체계를 통한 제품 다변화 및 매출처 다각화

Japan, Front End 진출 (평가)



국내 반도체 회사 Overlay 기술 인증

2011년



Foundry / Package 업체 고객 확보

2011년 Package용 최초 공급

2013년 Foundry용 최초 공급

2021년 CIS 기술협업

Glass기판, PCB 진출 (평가)

METIS(Large Area Scanning)
2D, 3D Inspection System



12inch Memory 소자업체 고객 확보

2011년 Memory용 최초공급

2017년 기술혁신업체 선정
(OL-800n 공동개발)

2019년 전략적 제휴
프로그램 기업 선정



8inch Logic 소자업체 고객 확보

2020년 8inch 복수대 공급

2021년 8inch Inspection 최초 공급



Global Sales 확대

2020년 Device개발 협업

2021년 중화권 12inch 공급

2022년 이후 미국 · 유럽 진출 예정

다양한 반도체 해외 고객사 시장 확대

- 중국 (Memory)
- 일본 (CIS)
- 대만 (Foundry & Package)


Global MI 전문 기업으로 거듭나기 위해 제품 및 고객사 다변화

6. R&D 진행중 (Thinfilm_Front End)



전공정 Metrology 업체로 거듭나기 위해 Thin-Film 계측 시장으로 진입


장비 별 공정 중요도




박막 두께 측정 시스템

엘립소미터 옵틱을 이용하여 박막(들)으로부터 반사된 편광 신호를 분석하여 단층 박막, 또는 다층 박막의 두께를 앙스트롬(Angstrom) 단위까지 수치적으로 측정하는 시스템

엘립소미터 옵틱



획득된 박막 신호



웨이퍼 박막



Global MI 전문 기업으로 거듭나기 위한 Front End MI 라인업 R&D 진행중






Hybrid Bonding 공정에서의 IR 오버레이 계측 장비 개발중

본딩용 Overlay 계측 장비 HE-900ir 고객사 First 업체로 진입 도전



IR Overlay 계측 장비
HE-900ir



Global MI 전문 기업으로 거듭나기 위한 Advanced Packaging MI 라인업 R&D 진행중

7. R&D 완료 후 고객 진입 (Pad Overlay_Back End)




HBM 공정에서의 PAD 오버레이 계측 장비 출시

오버레이 특화 기술 바탕 개발 출시 HE-900 PAD 고객사 복수대 장비 공급



PAD Overlay 계측 장비
HE-900 PAD

HBM Stacking에서 u-Bump 및 Pad 형성 및 Hybrid Bonding에서 Cu Connection 정확도 중요
→ Overlay System을 통한 Connection 정도 확인 및 Linear Correction



패드 공정 특화 알고리즘 개발로
다양한 Size의 Pattern 계측 가능

실시간 AF 동작으로
Wafer Variation 대응 가능

- ◆ Measurable Application
 - PAD Overlay
 - Key Overlay
 - BAK Overlay
 - CD

Global MI 전문 기업으로 거듭나기 위한 Advanced Packaging MI 라인업 구축




Wafer Level Packaging 공정에서의 Warpage 계측 장비

WLP 공정 내 Warpage 계측 수요 증가로 제품 공급 확대




Warpage 계측 장비
WaPIS-30

Wafer Level Packaging에서 고온의 Molding 진행 후 시료 재질에 따른 Wafer Warpage 검사 필요
→ High-THP 3D Inspection으로 Carrier와의 부분별 접촉 불량 상태 사전 확인



한 번의 캡처로 Wafer Warpage 측정
High Throughput 0/점으로 경쟁력 확보

◆ Warpage 3D Measurement Result



Global MI 전문 기업으로 거듭나기 위한 Advanced Packaging MI 라인업 구축




Package Substrate Bump 계측 장비

차세대 기판 Glass Substrate 시장 선도 2D&3D MI 솔루션 제공




2D&3D Bump 계측 장비
METIS (PS0253)

Bump는 칩-기판 전기적 연결의 핵심 구조로 수천~수십만 개의 Bump 정밀 계측 필요
→ WLI (White Light Scanning Interferometry) 방식 높은 정확도, 측정 오차 최소화



- Large Area Scanning 측정
방식으로 대면적 검사 수행
- GPU 기반 대용량 data 고속 처리



Global MI 전문 기업으로 거듭나기 위한 Advanced Packaging MI 라인업 구축



THANK YOU. Q&A.