

퀄리티스반도체 - 224Gbps SERDES PHY 국책 과제 주관 업체로 선정

시놉시스, 케이던스 등 글로벌 1~2위 선두업체만이 구현할 수 있는 차세대 표준 기술력 확보 예정
총 사업비 74억 규모의 프로젝트로 향후 4년간 자금 확보



초고속 인터페이스 IP 개발 전문기업 퀄리티스반도체가 과학기술정보통신부와 정보통신기획평가원이 지원하는 총 사업비 74억원 규모의 '차세대 지능형 반도체 기술개발(R&D)' 사업에 최종 선정되었다.

퀄리티스반도체는 800Gbps 급 인터커넥트를 위한 112G PAM4 서데스 IP 상용화 및 차세대 표준에 대응하기 위한 224Gbps 서데스 기술 개발을 목표로 한다. 이는 224Gbps PAM4 서데스 IP의 핵심요소 기술을 확보하는 것으로써 차세대 초고속 인터페이스 IP 시장진출의 초석을 다지게 된다. 해당 과제의 결과로 DSP (Digital Signal Processing) 기반의 정교한 신호처리 기술을 적용하여 1m 이상의 장거리 전송이 가능한 LR(Long-Reach) PHY와 단거리용이지만 전력 소모를 극단적으로 낮춘 XSR(Xtra-Short-Reach) PHY 두 가지 IP를 함께 확보하게 된다. 이를 통해 퀄리티스반도체는 인공지능 및 데이터센터용 SoC(System On Chip)개발의 핵심인 112G 이더넷 인터페이스용 IP 2종을 국내 파운드리 기반으로 확보하고 초고속 인터페이스 IP 전반에 걸쳐 경쟁력 있는 제품 포트폴리오를 구성하게 된다.

해외 IP를 선도하고 있는 글로벌 업체들은 이미 224Gbps 급 서데스 IP 개발을 2020년 초에 시작하였지만 국내에서는 아직 112Gbps IP도 상용화되지 않은 수준으로 고속 인터페이스 분야에서의 기술격차가 벌어져 있는 상황이다. 퀄리티스반도체의 이번 과제선정은 국가 경쟁력 확보 차원에서의 112~224Gbps 서데스 PHY IP를 확보할 수 있는 계기이며 실리콘 수준에서의 제작 및 검증을 통해 선행기술을 확보할 수 있는 기회가 되었다.

퀄리티스반도체 김두호 대표는 "정부에서 인공지능 반도체 기술의 핵심요소기술이자 파운드리 산업의 인프라인 초고속 인터페이스 IP의 선제적 개발에 대한 적극적 의지를 표현해주신 것에 대해 감사한다"며 "채널당 112Gbps 이상의 초고속 인터페이스는 인공지능 및 데이터 센터용 SoC 개발의 핵심 IP로 주목받고 있으며 이러한 기술확보를 통해 다양한 분야에서의 즉각적인 사업화를 기대하고 있다."고 말했다.

퀄리티스반도체는 인력의 85% 이상이 R&D 인력으로 구성되어 있으며 이 중 약 30%가 석/박사급의 우수한 인재들이다. 이는 국내 IP 업계에서 최대규모의 R&D 인력을 확보한 것이다. 이러한 우수한 연구개발 인력을 바탕으로 설립 7년차인 2023년 10월에는 높은 기술력을 인증 받아 코스닥에 상장하였으며 독자적인 IP 기술력을 바탕으로 최근 글로벌 기업들과의 계약 성사가 기대되고 있다.

<끝.>